阅读研究雷达投资体系
登录 / 注册
← 返回阅读
资讯专题 · 台积电先进封装1 分钟阅读·2026-10-16

台积电CEO魏哲家确认5倍光罩尺寸先进封装已量产,正开发9倍及14倍规格

台积电在Q3财报会上宣布5倍光罩尺寸封装已量产且良率优异,目前无其他企业能做到此规模,同时推进更大尺寸封装研发以应对AI需求。

重要性结构性证据E3 可检验写法标准

2026-10-16 11:28

在台积电2026年第三季度财报电话会议上,董事长兼CEO魏哲家宣布,公司已实现5倍光罩尺寸先进封装的量产,且良率表现“非常优秀”。他明确指出,就目前而言,除台积电外,尚无其他企业能够达到这一封装规模,客户对量产结果十分满意。

光罩尺寸是衡量芯片制造中一次曝光覆盖面积的单位。随着AI和高性能计算芯片日益依赖将多个计算核心、高带宽内存集成在同一大型基板上,封装面积的扩大能容纳更高的算力和互连密度,但也显著增加了良率控制的难度。

魏哲家还透露了未来的技术路线图:台积电正在开发9倍光罩尺寸封装,并朝14倍光罩尺寸推进。此前科技媒体Anue在8月报道指出,台积电5.5倍光罩尺寸的CoWoS封装已进入高量产阶段,多家AI客户的产品良率稳定超过98%,部分甚至达到99%;公司计划到2029年将CoWoS扩展至14倍以上光罩尺寸。

面对英特尔EMIB等竞争对手的方案,魏哲家虽未直接点名,但强调若客户在竞争对手处无法获得足够的先进封装产能,台积电将做好准备。他表示,台积电的首要任务是确保客户产品顺利上市,为此需提供最佳技术并保障足够产能。

来源

  • 报道出处ithome.com↗
专题

台积电先进封装

台积电在Q3财报会上确认,其5倍光罩尺寸先进封装已实现量产,良率优异,目前无其他企业能做到此规模,同时正推进9倍及14倍规格研发以应对AI需求。【背景】CoWoS已成为AI芯片出货的关键瓶颈,尽管台积电两年内将月产能翻近四倍至12-14万片…

4 节点2 篇更新于 2026-10-16 19:41

事情怎么走到这一步

  1. 2026-07-13台积电在嘉义科学园区为第二期先进封装厂动土,官方数据显示月产能已从2024年的3.5万片扩至12-14万片,但需求同步暴涨,缺口依然存在。
登录 / 注册
阅读研究雷达投资体系
2026-08-11
台积电高管在OCP峰会透露,5.5倍光罩CoWoS良率超98%,部分达99%,并计划2029年将CoWoS扩展至14倍以上光罩尺寸。
  • 2026-10-15SemiAnalysis通过专利分析推断ASML正在开发die-to-wafer混合键合工具,认为其精度优势可能威胁Besi在逻辑芯片封装领域的市场地位。
  • 还没定论的部分

    • ASML的混合键合设备何时能进入量产验证阶段,是否会实质性削弱Besi的市场份额?
    • 台积电嘉义二期新厂的准确投产时间及最终产能贡献,目前官方未给出确切日期。
    • 随着HBM adoption推迟至2029年或更晚,D2W混合键合在存储领域的应用节奏是否会被进一步延后?

    这条线上还有

    • SemiAnalysis:ASML轨道式混合键合设备或冲击Besi市场地位2026-10-16
    读完整专题 →
    带入研究 →