三星Hot Chips 2026演讲：LPDDR5X-PIM为何比HBM-PIM更适合产品化
三星电子在Hot Chips 2026介绍LPDDR5X-PIM方案。三星在问答中否认放弃HBM-PIM，称只是在HBM-PIM之外新增LPDDR5X-PIM；作者推断三星视HBM-PIM为概念验证，LPDDR5X-PIM才是产品化路线，原因是HBM本身推高系统总功耗。LPDDR5X-PIM以16个Bank各配PIM引擎、同时支持FP和INT两种数据类型，瞄准系统级能效。
重要性实质性证据E3 可检验写法标准
当前AI处理器的功耗瓶颈已经不在运算本身。EDN Japan记者大原雄介在Hot Chips 2026（2026年8月23日至25日，美国斯坦福大学）的现场报道中指出，AI处理器消费电力的大半被数据移动占据——与本地或远程内存交换数据所消耗的电力，已超过执行运算所需的电力。这意味着，单纯提升算力并不能解决能效问题，如何减少数据搬运才是核心挑战。
解决数据搬运功耗有两条路径。CIM（Compute-In-Memory，在存储单元内直接嵌入运算器）是终极方案，但约束条件多、工程难度大。更现实的选择是NMC（Near-Memory Compute，近存计算）：把运算器放在内存旁边而非内部。三星此次展示的方案属于NMC中的PIM（Processing-In-Memory）路线，将运算单元集成到LPDDR5X内存芯片内。
三星并非第一次展示PIM。2021年ISSCC上，三星发布HBM-PIM，在HBM2的部分Bank中嵌入由加算器和乘算器构成的SIMD引擎，报告称相比纯HBM2内存模式，性能提升2.54至2.82倍，功耗降低62%。2023年ISSCC全体会议上，AMD CEO苏姿丰展示在Instinct MI100上搭载三星HBM-PIM后功耗削减超过85%。数据相当亮眼，但三星此次选择的新路线是LPDDR5X-PIM而非继续推进HBM-PIM。
三星给出的理由是系统级功耗。HBM-PIM的问题在于HBM本身功耗就高——即便内存访问的功耗下降了，HBM堆栈的整体电力开销仍然推高系统总功耗。三星在问答中回应称并非放弃HBM-PIM，只是在HBM-PIM之外新增LPDDR5X-PIM。作者据此推断三星视HBM-PIM为概念验证，LPDDR5X-PIM才是面向产品化的路线。结构上，LPDDR5X-PIM将一颗DRAM划分为16个Bank，每个Bank各配一组DRAM与PIM单元；运算单元从HBM-PIM的FP16单精度扩展为同时支持FP和INT，但据作者观察，运算类型似乎从ADD/MUL两种SIMD引擎整合为仅保留MAC。
PIM的实际操作流程是：先以正常DRAM模式将权重和输入数据写入内存，然后切换至PIM模式，内部引擎从DRAM读取数据、执行运算、将结果写回，最后切回DRAM模式读取输出。这个模式切换过程本身也消耗时间，文章第1页尚未给出切换延迟的具体数据。三星同时与XCENA联合展示了将NMC构建为CXL设备的路径，但本页未展开其细节。