AI芯片公司Quadric首席营销官称RISC-V做AI加速器是坏主意，验证公司Breker CEO指出控制才是正确定位

AI芯片公司Quadric的首席营销官Steve Roddy在半导体工程圆桌讨论中提出了一个尖锐判断：用RISC-V做AI加速器是'彻头彻尾的坏主意'。他的论证不是基于RISC-V本身的能力不足，而是基于架构选择的连锁后果——一旦你在可编程处理器和外部加速器之间做出分区，就同时制造了数据搬运、编译器复杂度和互连验证三重问题。

Roddy的机制推理很具体。CPU擅长的是指针追踪和不可预测的线程切换——40个线程在跑，下一个时钟周期你完全不知道会执行什么。但AI推理不是这种工作模式：你在几百万个周期之前就知道要做什么。因此CPU的大部分硬件逻辑对推理毫无价值。更关键的是，DSP虽然更接近，但它是向量机器（向量乘标量、向量乘向量），而AI中最困难的操作是矩阵乘矩阵。所以他的结论是：如果你从CPU出发去做加速器，你实际上是在用错误的起点去解决一个本不该存在的问题，然后花数十亿美元去弥补这个起点错误。

但验证公司Breker的CEO Dave Kelf提供了来自实际项目的反证。他观察到，大型AI加速器——无论是SIMD还是SIMT架构——传统上由复杂状态机控制，而'状态机是无望的'。他接触到的四家公司（有大有小）都在用RISC-V处理器替代状态机来驱动加速器。原因很实际：RISC-V可以添加自定义指令来做高效的load/store以降低分区延迟，可以集成向量或矩阵乘法指令来处理SIMT阵列中某条并行通道发生发散时的残余计算。

Kelf举了一个具体案例：一家客户拥有SIMT阵列，大量并行数学运算中偶尔某条通道会发散。发散发生时，他们让RISC-V控制处理器处理该通道的残余计算，其余通道继续在加速器上运行。这不是在RISC-V上做重推理——只是'刚好足够的数学处理来让整台机器继续运转'。他承认这需要大量工程工作，但结果'相当成功'。

圆桌讨论的共识落点因此变得清晰：RISC-V在AI系统中的价值不是承担推理计算本身，而是作为编排层——用定制指令来管理加速器间的数据流、减少分区延迟、处理边界情况。Quadric的Roddy也承认'你可以通过微调和调优处理器来获得控制功能的价值'，只是不认为应该用它做重推理。

但讨论揭示了一个常被忽略的层次：正确的指令不等于可用的芯片。SignatureIP的Ewald Liess指出，当多个RISC-V核心和一个加速器共存于同一系统时，缓存一致性角例和流量突发可以导致互连死锁。一条指令可以在ISA层面完美执行，但如果它需要的数据突发不可用，芯片仍然会失败。Siemens EDA的Francisca Tan补充了可观测性维度——自定义指令的追踪、系统级性能监控和嵌入式分析在硅片调试阶段不可或缺。

这个讨论对芯片架构师的实用启示是：RISC-V的定制能力在AI语境中有明确的适用边界。它适合做编排、做控制、做边界情况处理；不适合做矩阵推理引擎。但即便在'适合'的范围内，从指令正确到系统可用之间，仍然横亘着缓存一致性、互连死锁和性能可观测性这三道验证关卡。