AMD宣布Venice-X系列EPYC处理器回归3D V-Cache，主频达5.3GHz瞄准HPC负载
AMD计划于2027年下半年推出Venice-X系列服务器芯片，时隔四年将3D V-Cache技术带回数据中心。该系列在保持96核和1152MB L3缓存的同时，首次实现5.3GHz最高加速频率，并支持PCIe 6.0及1.6TB/s内存带宽，旨在为高性能计算（HPC）提供单一芯片解决方案。
美国半导体公司AMD近日宣布，其下一代EPYC服务器处理器家族中的“Venice-X”系列将于2027年下半年发布。这一消息标志着AMD在数据中心领域时隔四年重新引入3D V-Cache堆叠缓存技术。自2023年Genoa-X发布后，上一代Turin系列并未配备带3D V-Cache的X型号，导致该技术暂时缺席。
Venice-X的核心突破在于统一了高频率与大容量缓存这两个此前难以兼得的特性。根据Tom's Hardware报道，Venice-X将拥有96个核心和1152MB的L3缓存，规格与上一代EPYC 9684X（Genoa-X）相当，但最高加速频率提升至5.3GHz。相比之下，前几代的X系列芯片为了容纳巨大的堆叠缓存，通常不得不牺牲频率，例如Milan-X最高仅3.5GHz，Genoa-X为3.7GHz。Venice-X首次实现了家族内的最高频率上限，无需用户在高频芯片和大缓存芯片之间做选择。
除了频率提升，Venice-X还引入了PCIe 6.0接口，并依托SP7平台支持16通道内存配置。通过MRDIMM技术，其单插槽内存带宽可达1.6TB/s，几乎是上一代产品的四倍。这些改进主要针对高性能计算（HPC）工作负载，特别是电子设计自动化（EDA）中的功能验证任务。
AMD Fellow Phil Steinke表示，目前AMD内部运行EDA工作负载时，需要混合使用高频CPU和3D V-Cache CPU，因为过去的高频部分总是比缓存部分频率更高。而Venice-X消除了这种二分法，让单一芯片同时具备缓存优势和频率优势。据Steinke称，对于某些逻辑仿真工作负载，3D V-Cache可使性能提升40%，指令每时钟周期数（IPC）翻倍。
尽管具体SKU数量、基础频率和热设计功耗（TDP）尚未完全公开，但预计TDP将在400至600瓦之间。Venice-X的发布也意味着AMD在Zen 6架构时代继续巩固其在服务器市场针对特定专业负载的技术差异化策略。